

Nota: Esto es un examen modelo. La estructura y calificación de los apartados pueden variar
Una computadora tiene **16 MiB** (2^{24} B) y una memoria caché asociativa por conjuntos de 2 vías de **8 KiB** (2^{13} B) con líneas de **256 bytes**. La caché utiliza un algoritmo de reemplazo **FIFO**. Las políticas de escritura son **write-back** y **write-allocate**. Comenzando con una caché vacía, se ejecuta el siguiente código. La matriz A se almacena por filas comenzando en la dirección 0x0D2000, y cada elemento de tipo long ocupa exactamente 8 bytes. Las variables escalares se almacenan en los registros de la CPU y no generan accesos a memoria.

```

long i, j, A[64][512];
for (i = 1; i < 3; i++)
    for (j = 1; j < 3; j++)
    {
        A[j][0] = i+j;
        A[j*2][i] = i*j;
    }

```

i. (100 p) Rellena los huecos con los valores numéricos correctos. Cuando se indique “0x”, el valor debe de indicarse en hexadecimal.

- 1) (20 p) Las direcciones de memoria tienen una longitud de 24 bits, que codifican: 12 bits del índice, 4 bits de la etiqueta y 8 bits del desplazamiento

Etiqueta 24-4-8=12 bits	Indice/página 4 bits	Desplazamiento 8 bits
-------------------------	----------------------	-----------------------

cache/tamaño linea=número de líneas

lineas de 2^8
 $2^{13}/2^8*2 = 2^4$ lineas

- 2) (10 p) La dirección de memoria de A[4][2] es 0x 0D6010.
 $A[i][j] = 0x0D2000+(i*512*8)+(j*8) = 0x0D2000+(i*0x1000)+(j*8)$
 $A[4][2] = 0x0D2000+4*0x1000+2*8 = 0x0D2000+0x4000+0x10 = 0x0D6010$

- 3) (10 p) Si se accede a la dirección de memoria 0x030BC0, se busca en: conjunto 0x B y etiqueta (tag) 0x 030

- 4) (15 p) En la ejecución del código hay un total de 8 accesos a memoria caché: 0 lecturas y 8 escrituras

- 5) (25 p) Durante la ejecución de este código en la computadora descrita en el ejercicio, hay un total de 2 aciertos (hits) y 6 fallos (misses), de los cuales 3 son fallos de conflicto. Se han producido 4 reemplazos en la caché y 4 escrituras en memoria principal.

i	j	A[j][0]	A[j*2][i]	$A[i][j] = 0x0D2000+(i*512*8)+(j*8)$
1	1	A[1][0]	A[2][1]	$A[1][0]=0x0D2000+(i*0x1000)+(j*8)=0x0D3000$
1	2	A[2][0]	A[4][1]	$A[2][0]=0x0D2000+(2*0x1000)=0x0D4000$
2	1	A[1][0]	A[2][2]	$A[2][1]=0x0D2000+(2*0x1000)+8=0x0D4008$
2	2	A[2][0]	A[4][2]	$A[2][2]=0x0D2000+(2*0x1000)+0x10=0x0D4010$
				$A[4][1]=0x0D2000+(4*0x1000)+8=0x0D6008$
				$A[4][2]=0x0D2000+(4*0x1000)+0x10=0x0D6010$

Etiqueta

0000 1101 0011 0000
0000 0000 0xD3
0000 1101 0100 0000
0000 1000

Etiqueta

0xD4
0xD6
0xD4
0xD6

Conjunto 0

2 Fallos
1 A 1 F
2 Fallos
1 A 1 F

0xD3

0xD4

0xD6

0xD4

0xD4

0xD3

0xD6

0xD3

- 6) (10 p) Al final de la ejecución de este código, hay un total de 2 líneas ocupadas en memoria caché, de las cuales 2 tienen el bit de modificación activado.
- 7) (10 p) En la ejecución de un código que realiza 200 accesos a memoria, 75 % han resultado en aciertos en caché. Si el tiempo de acceso en caché es de 1 ciclo y el acceso a la memoria principal toma 48 ciclos, el tiempo promedio de acceso a memoria es de 13 ciclos.

como 75 % son aciertos tasa de fallos =25%

Tiempo medio de acceso a memoria = Tiempo de acierto + Tasa de fallos × Penalización de fallo = $1 + 0.25 \times 48 = 13$

- II. (100 p) Las siguientes preguntas tienen una única opción correcta. Escribe en la siguiente tabla la opción correcta de cada pregunta. Respuesta correcta: +10p respuesta incorrecta: -3p

	1	2	3	4	5	6	7	8	9	10
Respuesta	A	C	B	A	B	D	A	A	B	C

- Las celdas de memoria RAM dinámica (DRAM) se utilizan para
 - la memoria principal La DRAM se usa como memoria principal por su bajo costo y alta densidad.
 - la memoria caché
 - el almacenamiento persistente
 - las copias de seguridad
- La tecnología utilizada para la memoria caché no es
 - más rápida que la DRAM
 - volátil
 - dinámica La caché usa SRAM (memoria estática), no DRAM.
 - implementada en el chip de la CPU
- Cuál de las siguientes opciones muestra el orden correcto de la jerarquía de memoria (de más rápida a más lenta)?
 - Caché → Memoria principal → Registros → Almacenamiento secundario
 - Registros → Caché → Memoria principal → Almacenamiento secundario
 - Almacenamiento secundario → Caché → Registros → Memoria principal
 - Memoria principal → Registros → Caché → Almacenamiento secundario
- Cuál es el propósito principal de la memoria caché dentro de la jerarquía de memoria?
 - Reducir el tiempo promedio de acceso a memoria de la CPU
 - Almacenar datos y programas de forma permanente
 - Aumentar el tamaño de la memoria principal
 - Reemplazar el almacenamiento secundarioLa caché almacena datos usados frecuentemente para reducir latencia.
- Una memoria principal con entrelazado de orden inferior
 - Almacena datos consecutivos en cada módulo
 - Permite el acceso simultáneo a direcciones de memoria consecutivas
 - Aumenta la capacidad de memoria sin agregar bancos
 - Simplifica el hardware de decodificación de direcciones
- El tamaño de una línea de caché (o bloque) determina:
 - El número total de niveles de caché en la jerarquía
 - La asociatividad de la caché
 - El ancho del bus de direcciones
 - Cuántos bytes de memoria se transfieren en un fallo de caché
- En una caché asociativa por conjuntos de N vías, cada bloque de memoria puede ubicarse:
 - En cualquiera de las N líneas dentro de un conjunto específico
 - En una línea de N conjuntos diferentes
 - En cualquier lugar de toda la caché
 - Solo en el último conjunto de la caché
- Cuál de las siguientes opciones enumera correctamente los tres tipos principales de fallos de caché?
 - Forzosos, decapacidad y de conflicto
 - De lectura, de escritura y de búsqueda
 - Temporales, espaciales y aleatorios
 - Fríos, calientes y sucios
- Cuál de las siguientes no es una buena combinación?
 - Postescritura (Write-back) y ubicar en escritura (write-allocate)
 - Escritura directa (write-through) y ubicar en escritura (write-allocate)
 - Escritura directa (write-through) y no ubicar en escritura (nowrite-allocate)
 - Todas las anterioresNo es buena combinación porque genera tráfico excesivo a memoria.
- Aumentar el tamaño del bloque (línea) de caché mejora el rendimiento principalmente porque:
 - Aumenta el número de líneas de caché
 - Mejora la localidad temporal
 - Mejora la localidad espacial
 - Evita completamente los fallos por conflicto